Phương pháp tốt nhất để lưu trữ các Chất chuẩn wafer hiệu chuẩn được sản xuất với kích thước hạt nhỏ hơn 100 nm là gì? Phòng sạch thường hoạt động ở nhiệt độ 70F, khoảng 21C và độ ẩm thường khoảng 40%.

Khi sử dụng Tiêu chuẩn tấm wafer hiệu chuẩn để hiệu chỉnh Hệ thống kiểm tra tấm wafer trong phòng thí nghiệm, kích thước hạt lắng đọng trên tiêu chuẩn tấm wafer dưới 100 nm sẽ bị ảnh hưởng tiêu cực bởi độ nhám bề mặt của tấm wafer silicon. Độ nhám bề mặt được tạo ra bởi quá trình đánh bóng tự nhiên của tấm wafer, cũng như sự phát triển tự nhiên của lớp oxit trên bề mặt wafer theo thời gian. Mức độ đánh bóng là một yếu tố cố định và không thay đổi; nhưng lớp oxit vốn đã phát triển trên bề mặt tấm bán dẫn và nó ảnh hưởng đến độ nhạy phát hiện hạt của Hệ thống kiểm tra tấm bán dẫn khi quét tấm bán dẫn để hiệu chỉnh kích thước. Không khí chúng ta hít thở có hàm lượng oxy khoảng 21%. Chính không khí đó tiếp xúc với bề mặt silicon của Tiêu chuẩn tấm hiệu chuẩn mỗi khi nó được sử dụng để hiệu chuẩn. Tấm bán dẫn thường nằm trong cùng một túi khí đó khi được đặt trong một hộp đựng bánh bán dẫn, nơi chứa đầy hàm lượng không khí/oxy/độ ẩm tương tự. Khi oxy và độ ẩm tiếp xúc với bề mặt phi hữu cơ, chẳng hạn như bề mặt của tấm silicon, oxy và độ ẩm bắt đầu hình thành một lớp oxit liên kết với bề mặt silicon. Theo thời gian, lớp oxit ngày càng dày hơn và cuối cùng gây khó khăn cho việc phát hiện các hạt nhỏ khi quét tấm bán dẫn bằng Hệ thống kiểm tra wafer, còn được gọi là công cụ SSIS. Nếu chất chuẩn wafer được sản xuất bằng các hạt nano polystyrene hoặc silica có kích thước từ 30 nm đến 80 nm, thì chất chuẩn wafer thường được bảo quản trong môi trường không khí/oxy. Quá trình oxy hóa ở bề mặt tấm bán dẫn silicon sẽ tự nhiên hình thành một lớp oxit trên toàn bộ bề mặt của tấm bán dẫn theo thời gian. Dần dần, các hạt nano có thể biến mất trong nền nhiễu hoặc trở nên khó phát hiện hơn nhiều khi tấm bán dẫn được quét bởi Hệ thống kiểm tra tấm bán dẫn điển hình. Điều gì gây ra sự giảm độ nhạy tín hiệu hạt này bởi hệ thống phát hiện quang học của Hệ thống kiểm tra wafer?

Khi chùm tia laser quét bề mặt wafer, máy dò quang sẽ phát hiện hai tín hiệu, tín hiệu điện DC và tín hiệu điện AC. Khi tia laser quét bề mặt silicon, biên độ của tín hiệu DC biểu thị độ nhám bề mặt và độ bóng của tấm wafer silicon. Biên độ của tín hiệu AC biểu thị đường kính kích thước của từng hạt được phát hiện trên bề mặt tấm wafer silicon. Một hạt 40 nm được phát hiện bởi tia laser sẽ có tín hiệu biên độ AC rất nhỏ, trong khi hạt 1 um sẽ có tín hiệu biên độ AC cao hơn, được phát hiện bởi mạch phát hiện quang học. Khi quét Calibration Wafer Standard, tín hiệu DC tăng giảm tính bằng milli-volt tùy theo mức độ nhám bề mặt được phát hiện khi tia laser quét qua lại trên wafer hoặc xung quanh wafer, tùy thuộc vào công nghệ cụ thể của từng loại wafer công cụ kiểm tra. Nếu độ nhám bề mặt cao thì mức tín hiệu DC tăng và ngược lại. Tín hiệu DC, được phát hiện bởi laser quang học trong từng thời điểm, tạo thành ranh giới nhiễu do sự tán xạ laser từ bề mặt silicon. Tăng và giảm, thường được đo bằng mili volt bằng máy dò quang và được hiển thị dưới dạng đường cơ sở của sự phân bố hạt, được hiển thị trên màn hình hiển thị của Hệ thống kiểm tra wafer. Độ bóng vật lý của bề mặt là một giá trị không đổi và khi công nghệ được cải thiện, các tấm wafer 300mm có xu hướng đánh bóng tốt hơn nhiều so với các tấm wafer 150mm cũ hơn. Do đó, tấm wafer 300mm sẽ cho phép lắng đọng các hạt nhỏ hơn trên bề mặt vì độ bóng bề mặt tốt hơn nhiều với mức tín hiệu DC tương ứng thấp hơn, như được phát hiện bởi máy dò quang học trong quá trình quét wafer.

Một lớp oxit bắt đầu hình thành trên tất cả các bề mặt silicon gặp môi trường không khí/oxy/độ ẩm, bất kể được đánh bóng tốt đến đâu. Nó tiếp tục phát triển theo thời gian. Khi lớp oxit phát triển trong khoảng thời gian 1 hoặc 2 năm, tín hiệu laser DC được phát hiện trên bề mặt của tấm bán dẫn sẽ tăng biên độ tín hiệu DC theo thời gian do độ nhám bề mặt được phát hiện bởi laser tăng lên. Vì hạt 30nm hoặc 60nm có tín hiệu biên độ AC rất thấp; Tín hiệu AC của hạt, được phát hiện bởi Bộ thu quang, sẽ bị lấn át bởi mức tín hiệu nhiễu DC do tia laser tạo ra khi nó quét bề mặt của tấm bán dẫn. Các hạt được lắng đọng trên bề mặt, nhưng nếu bề mặt silicon được quét sẽ phân tán biên độ nhiễu tín hiệu DC cao trong quá trình quét laser, biểu thị một bề mặt gồ ghề; nhiễu tín hiệu DC có thể dễ dàng che giấu các hạt nhỏ đọng lại trên bề mặt tấm bán dẫn. Các hạt vẫn ở đó, nhưng lớp oxit ngày càng phát triển trên bề mặt wafer tạo ra nhiễu tín hiệu DC ngày càng tăng, làm ẩn tín hiệu AC của các hạt 30 nm và có thể tăng đủ theo thời gian để ẩn 40 nm, sau đó là 50 nm. các hạt nm, v.v. Mỗi lần sử dụng Tiêu chuẩn wafer hiệu chuẩn sẽ thêm các hạt không mong muốn vào bề mặt của Tiêu chuẩn wafer hiệu chuẩn và sự phát triển oxit tiếp tục tăng độ dày trên bề mặt và sau vài năm, tiêu chuẩn wafer phải được thay thế do các khuyết tật bề mặt gây ra trong quá trình xử lý thông thường, cũng như sự phát triển oxit trên bề mặt wafer.

Vì lý do này, nên lưu trữ bất kỳ Chất chuẩn wafer hiệu chuẩn nào được sản xuất với kích thước hạt được lắng đọng dưới 125nm trong Tủ lưu trữ nitơ. Điều này giúp giảm sự phát triển oxit trên bề mặt wafer trong quá trình bảo quản tiêu chuẩn wafer và giúp tăng tuổi thọ của Tiêu chuẩn wafer hiệu chuẩn với các hạt lắng đọng dưới 100nm trên bề mặt tiêu chuẩn wafer. Các hạt lắng đọng lớn hơn 100nm trên tấm bán dẫn tiêu chuẩn thường sẽ không bị ảnh hưởng bởi sự phát triển oxit bề mặt; và việc hiệu chuẩn Hệ thống kiểm tra tấm bán dẫn, SSIS, thường sẽ không bị ảnh hưởng khi sử dụng kích thước hạt lớn hơn 100 nm.

John Turner, Applied Physics Đơn đăng ký, ngày 1 tháng 2023 năm XNUMX

Dịch "